数字逻辑电路重点模拟考题

$(23)_{10}=(10111)_2$。

• 8421 BCD 按十进制每一位编码：2 为 0010，3 为 0011，所以为 0010 0011。
• 余三码是每个十进制数位加 3 后用 8421 表示：2+3=5 为 0101，3+3=6 为 0110，所以为 0101 0110。
• 二进制 10111 的格雷码：最高位不变；后续位为相邻二进制位异或，得到 11100。

格雷码 $G=1101$。自然二进制最高位 $B_3=G_3=1$，之后逐位累异或：

$$B_2=B_3\oplus G_2=1\oplus1=0,\quad B_1=B_2\oplus G_1=0\oplus0=0,\quad B_0=B_1\oplus G_0=0\oplus1=1.$$

所以二进制为 1001，十进制为 9。

• 合法 8421 BCD：0000、0011、1001。8421 BCD 只允许 0–9，即 0000–1001。
• 合法余三码：0011、1001、1010、1100。余三码对应十进制 0–9 加 3，因此范围是 0011–1100。

格雷码相邻状态只改变 1 位，能减少多位同时翻转带来的瞬态错误和读数不确定性。例如自然二进制从 0111 到 1000 会有 4 位变化，而格雷码相邻状态只变 1 位。

$$\overline{(AB+\overline C)}=\overline{AB}\cdot C=(\overline A+\overline B)C=\overline AC+\overline BC.$$

所以

$$F=\overline AC+\overline BC+A\overline C+B.$$

含 $B$ 时 $F=1$；若 $B=0$，则 $F=\overline AC+A\overline C$，再结合各项可得到最简：

$$\boxed{F=A+B+C}.$$

先把含 $\overline C$ 的项合并：

$$AB\overline C+A\overline B\overline C+\overline A\overline C=\overline C(AB+A\overline B+\overline A).$$

其中 $AB+A\overline B=A$，所以括号为 $A+\overline A=1$，得到 $\overline C$。剩下 $\overline ABC$ 只在 $\overline C=0$ 时补充成立，故：

$$\boxed{F=\overline C+\overline AB}.$$

把 1 和无关项 $d$ 一起用于扩大圈组，可得到两个 8 格/4 格等价大圈，最简式为：

$$\boxed{F=AB+\overline A\,\overline B}.$$

本质上是同或：$F=A\odot B$。

$F_1$ 不存在由 $A$ 翻转引起的静态 1 冒险，因为它包含共识项 $BC$。

$F_2$ 存在静态 1 冒险：当 $B=C=1$ 时，$F_2=\overline A+A$ 理论上恒为 1，但实际电路中 $\overline AB$ 和 $AC$ 两条通路延迟不同，$A$ 翻转时可能短暂同时为 0。加入冗余项 $BC$ 可消除：

$$F=\overline AB+AC+BC.$$

核心思想：把最小项按 1 的个数分组，相邻组之间只差 1 位的项可以合并，用 “–” 表示被消去的变量；反复合并直到不能再合并，得到质蕴含项，再用覆盖表选择必要质蕴含项和最少附加项。

1. 列出全部 1 项和可利用的无关项。
2. 按二进制中 1 的个数分组。
3. 相邻组逐轮合并，标记已合并项。
4. 未被继续合并的项为质蕴含项。
5. 建立质蕴含项覆盖表，找本质质蕴含项，完成最小覆盖。

低电平负载能力：

$$N_L=\frac{I_{OL}}{I_{IL}}=\frac{16}{1.6}=10.$$

高电平负载能力：

$$N_H=\frac{I_{OH}}{I_{IH}}=\frac{0.4\text{mA}}{40\mu\text{A}}=10.$$

取较小者，所以最多带动 $\boxed{10}$ 个同型号输入。

该说法错误。

• 普通 TTL 推挽输出不能直接并联，否则可能一个门输出高、另一个门输出低，形成大电流冲突。
• OC 门可以通过公共上拉电阻实现线与/线或逻辑。
• 三态门可共用总线，但必须保证同一时刻最多只有一个门处于使能输出状态；它不是用来“线与”的。

记忆：D 触发器“次态等于 D”；JK 触发器 00 保持，01 置 0，10 置 1，11 翻转。

建立时间约束：

$$T_{clk}\ge t_{pdQ}^{max}+t_{comb}^{max}+t_{su}=22+18+12=52\text{ ns}.$$

所以

$$f_{max}=\frac{1}{52\text{ ns}}\approx \boxed{19.23\text{ MHz}}.$$

保持时间约束：

$$t_{pdQ}^{min}+t_{comb}^{min}=8+4=12\text{ ns}\ge t_h=5\text{ ns}.$$

保持时间满足。

全加器：

$$S=A\oplus B\oplus C_i,$$

$$C_o=AB+AC_i+BC_i.$$

按输入顺序 $A,B,C_i$ 编号，则：

$$\boxed{S=\Sigma m(1,2,4,7)},\qquad \boxed{C_o=\Sigma m(3,5,6,7)}.$$

若译码器输出为高有效，分别把对应最小项输出 OR 起来即可。若用 74LS138 这类低有效译码器，则可用 NAND 门把对应低有效输出合成。

目标函数：

$$Y=A\oplus B\oplus C\oplus D.$$

当 $A\oplus B\oplus C=0$ 时，$Y=D$；当 $A\oplus B\oplus C=1$ 时，$Y=\overline D$。按 $ABC=000,001,010,011,100,101,110,111$ 排列：

所以：$I_0=D,I_1=\overline D,I_2=\overline D,I_3=D,I_4=\overline D,I_5=D,I_6=D,I_7=\overline D$。

0–9 中能被 3 整除且不为 0 的数为 3、6、9，对应最小项：

$$Y=\Sigma m(3,6,9),\quad d=\Sigma d(10,11,12,13,14,15).$$

利用无关项化简得到：

$$\boxed{Y=AD+BC\overline D+\overline BCD}.$$

其中 $AD$ 覆盖 9 并借用了 11、13、15 等无关项；$BC\overline D$ 覆盖 6；$\overline BCD$ 覆盖 3。

有效标志：

$$\boxed{V=R_1+R_2+R_3+R_4}.$$

$Y_1=1$ 表示最高有效请求是 $R_3$ 或 $R_4$：

$$\boxed{Y_1=\overline R_1\overline R_2(R_3+R_4)}.$$

$Y_0=1$ 表示最高有效请求是 $R_2$ 或 $R_4$：

$$\boxed{Y_0=\overline R_1R_2+\overline R_1\overline R_2\overline R_3R_4}.$$

如果题目要求的是“一灯显示哪间房”，则可写成：$L_1=R_1$，$L_2=\overline R_1R_2$，$L_3=\overline R_1\overline R_2R_3$，$L_4=\overline R_1\overline R_2\overline R_3R_4$。

令 4 选 1 MUX 的选择端为 $S_1S_0$，则：

$$I_0=a,\quad I_1=b,\quad I_2=a\oplus b,\quad I_3=ab.$$

其中 $a\oplus b$ 可由异或门得到，$ab$ 可由与门得到。MUX 输出即 ALU 输出 $F$。

主循环为：

000 → 001 → 011 → 111 → 110 → 100 → 000。

非工作状态 010、101 分别会进入主循环，因此可以自启动。功能是 6 进制格雷码计数器。

状态含义：$S_0$ 无有效前缀；$S_1$ 已看到 1；$S_2$ 已看到 11。

按 $S_0=00,S_1=01,S_2=11$，未用状态 $10$ 对 $X=0,1$ 均转 $00$。可得：

$$\boxed{D_1=Q_1Q_0X}.$$

$$\boxed{D_0=X(\overline Q_1\overline Q_0+Q_1Q_0)}.$$

$$\boxed{Z=Q_1Q_0\overline X}.$$

检查：在 $S_2=11$ 且输入 $X=0$ 时输出 1，正好检测到 110。

D 触发器满足 $D_i=Q_i^+$。列完整状态表，把未用状态的次态指定为 0000，然后化简可得：

$$\boxed{D_3=Q_0Q_1Q_2+Q_2Q_3\overline Q_0}.$$

$$\boxed{D_2=Q_1Q_2Q_3+Q_0Q_1\overline Q_3}.$$

$$\boxed{D_1=Q_0Q_1Q_2+Q_0\overline Q_2\overline Q_3}.$$

$$\boxed{D_0=Q_0Q_1\overline Q_3+\overline Q_1\overline Q_2\overline Q_3}.$$

同步清零要在状态 11，即二进制 1011 时让 $\overline{CLR}=0$，使下一个有效时钟沿回到 0000。

若状态输出为 $Q_3Q_2Q_1Q_0$，则状态 1011 的译码项为：

$$Q_3\overline Q_2Q_1Q_0.$$

清零低有效，所以：

$$\boxed{\overline{CLR}=\overline{Q_3\overline Q_2Q_1Q_0}}.$$

主循环中，需要 $F=1$ 的现态为：

0000, 0001, 0011, 0111。

若把其他未用状态作为无关项，可化得：

$$\boxed{F=\overline Q_3}.$$

但此时不自启动。因为未用状态会形成另一个循环：

0010 → 0101 → 1011 → 0110 → 1101 → 1010 → 0100 → 1001 → 0010。

一种可自启动的指定方式是让未用状态逐步进入主循环，可取：

$$\boxed{F=Q_0\overline Q_1+Q_0\overline Q_2+Q_0\overline Q_3+\overline Q_1\overline Q_2\overline Q_3}.$$

此时未用状态都会在有限步内进入主循环。

记忆：PROM 是“固定译码器 + 可编程或阵列”；PLA 最灵活；PAL 用可编程与阵列配固定或阵列，速度和结构更规整。

$32K=2^{15}$，所以单片有 15 根地址线；字长为 8，所以有 8 根数据线。

$2M=2\cdot 2^{20}=2^{21}$，需要的片数：

$$\frac{2M\times 8}{32K\times 8}=\frac{2^{21}}{2^{15}}=2^6=\boxed{64\text{ 片}}.$$

二进制转格雷码：

$$\boxed{G_3=B_3},$$

$$\boxed{G_2=B_3\oplus B_2=\overline B_3B_2+B_3\overline B_2},$$

$$\boxed{G_1=B_2\oplus B_1=\overline B_2B_1+B_2\overline B_1},$$

$$\boxed{G_0=B_1\oplus B_0=\overline B_1B_0+B_1\overline B_0}.$$

若直接按与或式实现，乘积项可为：

$B_3$，$\overline B_3B_2$，$B_3\overline B_2$，$\overline B_2B_1$，$B_2\overline B_1$，$\overline B_1B_0$，$B_1\overline B_0$，共 7 个乘积项。

核心想法：先用 $S_3$ 在每一对 $(D_i,D_{i+8})$ 中选择低 8 路或高 4 路中的一个，再交给 8 选 1。

• 四位 2 选 1 的四组输入接 $(D_0,D_8),(D_1,D_9),(D_2,D_{10}),(D_3,D_{11})$，选择端接 $S_3$，输出为 $X_0\sim X_3$。
• 8 选 1 的数据端接 $X_0,X_1,X_2,X_3,D_4,D_5,D_6,D_7$。
• 8 选 1 的选择端接 $S_2S_1S_0$。
• 当 $S_3=0$ 时，选择 $D_0\sim D_7$；当 $S_3=1$ 且 $S_2S_1S_0=000\sim011$ 时，选择 $D_8\sim D_{11}$。其余 $S_3=1$ 且 $S_2S_1S_0=100\sim111$ 为无效选择，可用使能端屏蔽或作为无关。

D 触发器只在有效边沿采样 D。输出 Q 不会在 D 改变时立即改变，而是在 CP 有效边沿之后经过 $t_{pdQ}$ 才改变。每个有效边沿到来之前，D 必须提前至少 $t_{su}$ 保持稳定；有效边沿之后还要满足保持时间 $t_h$。